本規(guī)范重點(diǎn)在單板的EMC設(shè)計(jì)上，附帶一些必須的EMC知識(shí)及法則。在印制電路板設(shè)計(jì)階段對(duì)電磁兼容考慮將減少電路在樣機(jī)中發(fā)生電磁干擾。問(wèn)題的種類包括公共阻抗耦合、串?dāng)_、高頻載流導(dǎo)線產(chǎn)生的輻射和通過(guò)由互連布線和印制線形成的回路拾取噪聲等。

在高速邏輯電路里，這類問(wèn)題特別脆弱，原因很多：

1、電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發(fā)生比較頻繁；

2、信號(hào)頻率較高，通過(guò)寄生電容耦合到步線較有效，串?dāng)_發(fā)生更容易；

3、信號(hào)回路尺寸與時(shí)鐘頻率及其諧波的波長(zhǎng)相比擬，輻射更加顯著。

4、引起信號(hào)線路反射的阻抗不匹配問(wèn)題。